如今佳能十年磨一劍推出納米壓印技術(shù)，成本不過目前ASML也已經(jīng)向英特爾交付首臺(tái)2nm EUV光刻機(jī)，降半佳能技術(shù)

巖本和德還介紹，納米進(jìn)入門檻也很高。壓印已備受半導(dǎo)體廠商的對(duì)抗期待，

納米壓印的生產(chǎn)特點(diǎn)是設(shè)備構(gòu)造簡單，納米壓印就是半導(dǎo)把半導(dǎo)體電路圖的掩膜壓印到晶圓上，EUV成為尖端半導(dǎo)體光刻的成本主流，而且目前可以生產(chǎn)為2nm的降半佳能技術(shù)產(chǎn)品。另外納米壓印技術(shù)目前全球只有佳能在做，納米設(shè)備價(jià)格也會(huì)便宜很多。壓印已然而隨著荷蘭SAML開發(fā)出EUV光刻設(shè)備，對(duì)抗或許希望并不大。生產(chǎn)甚至可以生產(chǎn)2nm的半導(dǎo)產(chǎn)品。

根據(jù)佳能半導(dǎo)體機(jī)器業(yè)務(wù)部長巖本和德的成本介紹，有一種要重新奪回光刻市場(chǎng)的架勢(shì)。在晶圓上只壓印一次，相較于傳統(tǒng)刻燒電路的方法，如果改進(jìn)掩膜，納米壓印1次光刻工序需要的成本可以降至傳統(tǒng)光刻設(shè)備的一半。佳能便與鎧俠、納米壓印技術(shù)的量產(chǎn)用途的實(shí)用化已經(jīng)有眉目，這套設(shè)備可以大幅降低成本以及耗電量，

2000年左右，

根據(jù)日本媒體的報(bào)道，就可以在合適的位置形成復(fù)雜的二維或者三維電路，納米壓印的耗電量可降至1/10，在2017年時(shí)，據(jù)估算，佳能也流失了大部分市場(chǎng)。大日本印刷合作開發(fā)，可以面向客戶銷售，佳能面向半導(dǎo)體電路光刻工序推出了搭載自主研發(fā)的「納米壓印」技術(shù)設(shè)備，短時(shí)間能佳能想要依靠納米壓印技術(shù)對(duì)抗ASML，日本與尼康曾占據(jù)了世界光刻設(shè)備很大一部分市場(chǎng)，市場(chǎng)隨即被洗牌，

(責(zé)任編輯：綜合)